基于AMBA的AHB总线矩阵设计
【摘要】 本文设计了一种能够兼容AMBA主从设备的AHB总线矩阵，旨在实现多个主设备并行访问多个从设备，并且提高带宽，减少多路主机访问从机时产生的延迟.对主体架构和微架构进行描述，详述了各模块的设计思路，并通过VerilogHDL对所设计的总线系统进行了RTL行为级描述，并通过参数化设计，实现从机地址和总线支持主从机数量可配.最后搭建测试环境，对所设计的总线系统基本功能进行测试，证明8组主设备输入的情况下，在多主设备交叉访问多从设备的测试条件下，相比于传统AHB总线，AHB总线矩阵最多可减少3倍总线访问延迟、增加8.5倍总线吞吐量.
