基于CORDIC矩阵奇异值分解的FPGA实现
【摘要】 在矩阵的奇异值分解(ꎬ)过程中ꎬ随着矩阵维数的增加ꎬ的计算量呈指singularvaluedecompositionSVD数型增长ꎬ从而降低了算法运行的实时性ꎮ针对这个问题ꎬ基于基于坐标旋转数字计算机(线设计思想ꎬ能够提高于SVD数值计算方法ꎬ提出了一种改进的)的逻辑设计ꎬ该逻辑设计采用并行的全流水平面旋转变换的运行速度ꎬ进而加快任意维矩阵奇异值分解的计算速度ꎮ分析了基算coordinaterotationdigitalcomputer算法的基本原理ꎬ并具体说明了基于的数值计算过程ꎬ介绍了Hestenes~JacobiCORDIC方法的JacobiꎬHestenes~JacobiSVD法的Jacobiꎬ平面旋转模块的设计ꎬ利用)上运行该逻辑设计单元ꎬ与CORDICCORDICVerilog语言实现设计并验证ꎬ在现场可编程门阵列(field~programmablegate软件的运行结果进行对比ꎮ实验测试结果表明ꎬ该结构能够减少计FPGAarray算时间ꎬ适应高速数据处理的要求ꎮ
